<返回更多

linux中的makefile编写规则

2021-12-08    见字如疯
加入收藏

l Makefile规则

Target ... : prerequisites...

Command

...

...

其中:target:目标文件、objectFile 、执行文件都可以。

Prerequisites:生成那个target所需要的文件或是目标。

Command:make执行的命令。

target一个文件或者多个文件依赖于prerequisites中的文件,其中生成的规则定义在command中,

Makefile文件一定要要Tab键作为开头。

l Make工作流程

Make首先在当前目录下找名字为”Makefile”或者“makefile”的文件;

如果找到,就会找文件中的第一个目标文件(target),

Make会一层一层的找文件的依赖关系,直到最终编译出第一个目标文件,如果被依赖的文件找不到,会直接退出,并报错。

Make clean:用于清除所有的目标文件,以便重新编译。

Makefile文件中可以使用变量 ,通过一个变量可以定义所有文件

objects = main.o kbd.o command.o display.o
insert.o search.o files.o utils.o

后面我们就可以通过$(objects)的方式使用这个变量了。

声明:本站部分内容来自互联网,如有版权侵犯或其他问题请与我们联系,我们将立即删除或处理。
▍相关推荐
更多资讯 >>>